Des nouveautés dans l’architecture RDNA 3 et l’introduction des Radeon RX 7900 XTX et RX 7900 XT

Le 13 décembre, les deux premiers modèles de la nouvelle génération de Radeon avec l’architecture RDNA 3, qu’AMD décrit comme “les graphismes de jeu les plus avancés au monde”, doivent être lancés. AMD les a présentés hier après neuf heures sous la forme d’une présentation en soirée.

Le modèle plus puissant RX 7900 XTX est censé apporter jusqu’à 70% d’augmentation des performances en résolution 4K par rapport au modèle haut de gamme de la génération précédente RX 6950 XT.

Jusqu’à présent, probablement la performance la plus complète avec une présentation complète Posté par Anandtech, vous pouvez également le retrouver en fin d’article dans la galerie. Il y a aussi quelques détails dans l’article d’Anadtech qui n’ont pas été entendus dans la présentation sur Youtube, nous l’utiliserons donc comme source principale. Il y avait beaucoup d’informations, mais pas assez de temps, alors j’en ajouterai probablement un peu plus régulièrement. Vous pouvez trouver plus d’informations directement sur le site Web d’AMD, où peu de temps après la publication de la présentation, j’ai Pages produit du RX 7900 XTX, RX 7900 XT et aussi quelques bavardages à l’architecture RDNA3.

Navi 31 est la première puce graphique de jeu qui utilise la construction chiplet. La puce est divisée en deux types de blocs – Graphics Compute Die (GCD) produit par le processus 5 nm de TSMC et plusieurs Memory Cache Die (MCD) produits par le processus 6 nm de TSMC.

L’ensemble de la puce graphique, y compris les chiplets, compte 58 milliards de transistors (le Navi 21 en avait 26,8 milliards). AMD ne précise pas le nombre de transistors dans le chiplet. La puce graphique GCD elle-même a une surface de 300 mm².

Il contient des unités de calcul, des unités auxiliaires, un moteur d’affichage et un moteur multimédia, pratiquement tout ce qui était dans la dernière génération. Out déplacé le cache Infinity et les contrôleurs de mémoire.

Les puces à architecture RDNA3 peuvent être équipées d’un nombre différent de puces MCD. Chacun des six chiplets MCD contient un tampon Infinity Cache de deuxième génération (cache L3) et un contrôleur de mémoire 64b (ou 2x 32b) GDDR6 et a une surface de 37 mm², le nombre de transistors dans le chiplet n’est pas spécifié par DMLA.

Le marketing d’AMD essaie de vendre les chiplets comme s’il s’agissait de la même révolution avec RDNA3 qu’avec Ryzen il y a quelques années, mais je ne peux pas m’empêcher de penser que ce n’est pas pareil sous cette forme. Dans le cas de Ryzen, la partie centrale du processeur – les cœurs de calcul – a été déplacée vers les chiplets, tandis que dans les chiplets Radeon, il y a un cache à l’infini, c’est-à-dire une mémoire tampon, et des contrôleurs de mémoire.

Mais les chiplets avec de la mémoire à côté du GPU ne sont pas si révolutionnaires pour les Radeon. AMD les a déjà essayés avec Radeon Fury et Vega, qui avaient des “chiplets” avec des mémoires HBM et HBM2 placées à côté du GPU. En principe, la différence est plutôt que, alors que dans la R9 Fury et la RX Vega, les puces servaient directement de mémoire vidéo à la carte, dans la Radeon RX 7900, elles ont une capacité nettement inférieure, sont connectées par une interface beaucoup plus rapide et fonctionnent comme un Tampon de cache infini. Mais il y a eu un changement significatif en termes de vitesse de communication avec les chiplets et de débit global. Et il y a aussi les contrôleurs dans les chiplets, le rôle de la mémoire vidéo est joué par le GDDR6 classique, avec lequel la puce communique via les contrôleurs dans les chiplets.

Les chiplets RDNA3 ressemblent davantage au moment “Zen” des processeurs en ce sens qu’en déplaçant le cache à l’infini en dehors du GPU, le monolithe peut être coupé en parties plus petites, améliorant ainsi le rendement et rendant la production moins chère. Il permet également de fabriquer différentes parties de la puce à l’aide de différents processus de fabrication. Mais même ici, je ne peux m’empêcher de penser que les économies ne seront pas si spectaculaires dans cette génération. Le GPU lui-même est censé avoir une surface de seulement 300 mm², et il contient six chiplets moins chers d’une surface de 37 mm². Par rapport à la RTX 4090, dont la puce AD102 a une surface de 608,5 mm², c’est une énorme différence, mais tout le monde construit davantage les nouvelles Radeon contre la GeForce RTX 4080, dont la puce AD103 devrait avoir une surface de 379 mm². , et même s’il est plus cher à fabriquer, il aura une encapsulation plus simple et moins chère pour changer.

Dans la configuration complète, le RX 7900 XTX a les six MCD actifs, le RX 7900 XT a 5 MCD actifs, l’un est non fonctionnel et sert d’entretoise. Les avantages de la fabrication de MCD utilisant un meilleur processus de 5 nm seraient minimes, donc AMD a décidé d’utiliser un processus de 6 nm moins cher pour eux.

Le RX 7900 XTX avec six MCD actifs offre un bus mémoire 384b GDDR6 ainsi que 96 Mo de cache L3.

Avec cinq MCD actifs dans le RX 7900 XT, on atteint un bus 320b pour GDDR6 et 80 Mo de cache L3. Même avec un modèle plus puissant, le cache Infinity est légèrement plus petit qu’avec le RX 6800 XT et les modèles supérieurs avec Navi 21, qui avaient une capacité de cache de 128 Mo. La réduction de capacité serait rendue possible par des améliorations permettant la réutilisation des données stockées dans le cache, AMD n’a pas fourni plus de détails.

Pour atteindre le débit nécessaire, AMD a utilisé la technologie d’encapsulation Elevated Fanout Bridge (EFB) utilisée pour la première fois dans les accélérateurs de la série MI200 (CDNA2). En eux, il connecte le GPU et la mémoire HBM2e, dans le RDNA 3, il est utilisé pour connecter le MCD au GCD. Le débit total entre MCD et GCD est de 5,3 To/s.

RDNA3 hérite d’un certain nombre d’éléments de RDNA2 et RDNA, mais il y a également eu des changements partiels mais substantiels.

Le changement le plus important dans la puce est la refonte de l’ALU. AMD a doublé le nombre d’ALU (processeurs de flux) dans une unité de calcul (CU), passant de 64 ALU dans une unité de calcul double à 128. AMD n’y est pas parvenu en les doublant, mais en leur permettant une double émission en traitant les instructions . Chaque voie SIMD peut ainsi exécuter jusqu’à deux instructions au cours d’un cycle. Cependant, cela ne peut pas toujours être fait, uniquement pour les instructions qui peuvent être exécutées en parallèle. S’il ne peut pas être exécuté en parallèle, l’ALU fonctionne comme un classique.

En pratique, cela signifie qu’il n’est pas toujours possible d’utiliser pleinement l’ALU, et la valeur théorique de FLOPS indiquée pour RDNA3 ne peut pas être directement comparée à FLOPS pour RDNA2. Dans le cas idéal, la puissance de traitement du 7900 XTX en FP32 est de 2,6 fois, mais en réalité elle est inférieure, c’est pourquoi AMD revendique une augmentation des performances de 1,7 fois.

En raison de ce changement, il y aura probablement un peu de chaos dans les nombres rapportés de processeurs de flux avant que la nomenclature ne soit en quelque sorte réglée. Dans les spécifications, AMD répertorie 6144 processeurs de flux pour le RX 6700 XTX et 5376 processeurs de flux pour le RX 7900 XT, mais dans certains matériaux, vous trouverez le double des valeurs.

Un autre changement important concerne les unités d’accélération de calcul distinctes utilisées pour l’IA. AMD n’a pas encore révélé grand-chose à leur sujet. Chaque CU de RDNA 3 contiendrait deux accélérateurs AI prenant en charge de nouvelles instructions, grâce auxquelles le RX 7900 XTX devrait effectuer des calculs avec bfloat16 2,7 fois plus rapidement que le RX 6950 XT.

AMD pourrait les utiliser à l’avenir, par exemple, comme Nvidia pour DLSS, mais on ne sait pas encore si les développeurs ont l’intention de le faire (et cela signifierait également que les nouvelles itérations FSR sont limitées aux Radeon 7000). Pour l’instant, ils seront plus importants en usage professionnel.

Un autre changement apporté par AMD est la séparation des shaders et des horloges frontales. AMD dit que c’est pour assurer une plus grande efficacité. Les shaders fonctionnent à 2,3 GHz (qui est l’horloge de jeu indiquée), tandis que le frontal de la puce fonctionne à 2,5 GHz plus élevés. Sur la puce, les shaders occupent une surface nettement plus grande que le frontend, donc une légère réduction des fréquences d’horloge a eu un effet positif sur la consommation de l’ensemble de la puce. En même temps, cela devrait aider à garantir que les performances des deux parties sont plus équilibrées et qu’aucune ne manque.