Ce que l’on dit être des spécifications divulguées pour les prochains processeurs de serveur d’AMD de la famille Epyc Genoa-X indiquent que nous voyons jusqu’à 1,25 Go de cache dans les nouveaux processeurs.
AMD devrait lancer sa nouvelle famille de processeurs pour serveurs appelée Epyc Genoa-X plus tard cette année. Il s’agira du deuxième ensemble de processeurs de serveur de la société équipés de 3D V-Cache. Le même type de cache empilé que nous avons vu dans les processeurs Ryzen 7000X3D récemment lancés.
La page d’accueil Wccftech prétend avoir obtenu les spécifications de deux processeurs Epyc Genoa-X différents. Les deux pièces unitaires ont des spécifications identiques, mais l’une est un échantillon d’ingénierie et l’autre est censée être un échantillon de test pour la revente. Sans surprise, les deux circuits partagent beaucoup avec les processeurs Genoa existants. Les deux sont conçus pour le socket SP5 et sont livrés avec 12 circuits Zen 4 CCD contenant les cœurs du processeur.
Ce qui les distingue alors des processeurs Genoa habituels d’AMD est la mémoire cache empilée mentionnée précédemment au-dessus des circuits CCD. Ceux-ci devraient être accompagnés de 64 Mo de cache L3 supplémentaire par circuit. Ce qui signifie 768 Mo de cache L3 des circuits empilés ajoutés aux 384 Mo de cache L3 des processeurs des cœurs de processeur et 96 Mo de cache L2. Au total, il devrait s’agir de 1 248 Mo de cache L2 et L3 plus trois mégaoctets de cache L1.
En termes de fréquences d’horloge, il devrait atteindre 3,7 GHz, soit le même niveau que l’Epyc 9654 à 96 cœurs d’AMD peut atteindre. La valeur TDP de ces appareils est répertoriée comme 400 W mais devrait être réglable jusqu’à 320 W.
Comme mentionné précédemment, AMD devrait lancer l’Epyc Genoa-X plus tard en 2023. Il reste à voir exactement à quoi ressembleront les différents modèles que la société a prévus. Cependant, la quantité de cache doit être raisonnablement cohérente avec cette réputation. Ceci compte tenu du nombre de circuits CCD et de la quantité de cache précédemment ajoutée par AMD sous la forme de circuits supplémentaires.
