Quand Samsung taquiné le développement en cours de la mémoire GDDR7 en octobre dernier, la société n’a divulgué aucun autre détail technique de la spécification entrante. Mais Cadence récemment introduit la première solution de vérification de l’industrie pour la mémoire GDDR7, et dans le processus a révélé pas mal de détails supplémentaires sur la technologie. Il s’avère que la mémoire GDDR7 utilisera PAM3 ainsi que la signalisation NRZ et prendra en charge un certain nombre d’autres fonctionnalités, dans le but d’atteindre des débits de données aussi élevés que 36 Gbps par broche.
Une brève leçon d’histoire du GDDR
À un niveau élevé, l’évolution de la mémoire GDDR au cours des dernières années a été plutôt simple : les nouvelles itérations de mémoire ont augmenté les taux de signalisation, augmenté la taille des rafales pour suivre ces taux de signalisation et amélioré l’utilisation des canaux. Mais rien de tout cela n’a considérablement augmenté les horloges internes des cellules de mémoire. Par exemple, GDDR5X puis GDDR6 ont augmenté leur taille de rafale à 16 octets, puis sont passés à une granularité d’accès à double canal de 32 octets. Bien que cela ne soit pas sans défis dans chaque génération de technologie, les acteurs de l’industrie ont finalement été en mesure d’augmenter la fréquence du bus mémoire avec chaque version de GDDR pour continuer à augmenter les performances.
Mais même les augmentations de fréquence “simples” deviennent de plus en plus moins simples. Et cela a poussé l’industrie à rechercher des solutions autres que d’accélérer les horloges.
Avec GDDR6X, Micron et NVIDIA ont remplacé le codage traditionnel sans retour à zéro (NRZ/PAM2) par un codage à modulation d’amplitude d’impulsion à quatre niveaux (PAM4). PAM4 augmente le taux de transmission de données effectif à deux bits de données par cycle en utilisant quatre niveaux de signal, permettant ainsi des taux de transfert de données plus élevés. En pratique, étant donné que GDDR6X a une longueur de rafale de 8 octets (BL8) lorsqu’il fonctionne en mode PAM4, il n’est pas plus rapide que GDDR6 au même débit de données (ou plutôt, débit de signalisation), mais est plutôt conçu pour pouvoir atteindre des débits de données plus élevés que ce que GDDR6 peut facilement accomplir.
La modulation d’amplitude d’impulsion à quatre niveaux présente un avantage sur NRZ en ce qui concerne la perte de signal. Étant donné que PAM4 nécessite la moitié du débit en bauds de la signalisation NRZ pour un débit de données donné, les pertes de signal encourues sont considérablement réduites. Comme les signaux de fréquence plus élevée se dégradent plus rapidement lorsqu’ils traversent un fil/trace – et les traces de mémoire sont des distances relativement longues selon les normes logiques numériques – le fait de pouvoir fonctionner sur ce qui est essentiellement un bus de fréquence plus basse facilite une partie de l’ingénierie et du routage des traces, finalement permettant des débits de données plus élevés.
Le compromis est que la signalisation PAM4 est en général plus sensible au bruit aléatoire et induit ; en échange d’un signal de fréquence plus basse, il faut pouvoir identifier correctement deux fois plus d’états. En pratique, cela conduit à un taux d’erreur binaire plus élevé à une fréquence donnée. Pour réduire le BER, une égalisation à l’extrémité Rx et une précompensation à l’extrémité Tx doivent être mises en œuvre, ce qui augmente la consommation d’énergie. Et bien qu’il ne soit pas utilisé dans la mémoire GDDR6X, à des fréquences plus élevées (par exemple PCIe 6.0), la correction d’erreurs directe (FEC) est également une exigence pratique.
Et, bien sûr, les sous-systèmes de mémoire GDDR6X nécessitent de tout nouveaux contrôleurs de mémoire, ainsi qu’une toute nouvelle interface physique (PHY) à la fois pour les processeurs et les puces de mémoire. Ces implémentations complexes sont dans une large mesure les principales raisons pour lesquelles le codage à quatre niveaux a, jusqu’à très récemment, été presque exclusivement utilisé pour les réseaux de centres de données haut de gamme, où les marges sont là pour prendre en charge l’utilisation d’une telle technologie de pointe.
GDDR7 : codage PAM3 pour jusqu’à 36 Gbit/s/broche
Compte tenu des compromis mentionnés ci-dessus en optant pour la signalisation PAM4 ou la signalisation NRZ, il s’avère que les membres du JEDEC derrière la norme de mémoire GDDR7 adoptent plutôt une position de compromis. Plutôt que d’utiliser PAM4, la mémoire GDDR7 est configurée pour utiliser l’encodage PAM3 pour les transmissions à grande vitesse.
Comme son nom l’indique, PAM3 est quelque chose qui se situe entre NRZ/PAM2 et PAM4, utilisant une signalisation de modulation d’amplitude d’impulsion à trois niveaux (-1, 0, +1), ce qui lui permet de transmettre 1,5 bits par cycle (ou plutôt 3 bits sur deux cycles). PAM3 offre un taux de transmission de données par cycle plus élevé que NRZ – réduisant la nécessité de passer à des fréquences de bus mémoire plus élevées et les défis de perte de signal que cela implique – tout en nécessitant un rapport signal/bruit plus faible que PAM4. En général, GDDR7 promet des performances supérieures à GDDR6 ainsi qu’une consommation d’énergie et des coûts de mise en œuvre inférieurs à GDDR6X.
Et pour ceux qui comptent, il s’agit en fait de la deuxième technologie grand public que nous avons vue introduite qui utilise PAM3. USB4 v2 (aka 80Gbps USB) utilise également PAM3 pour des raisons techniques similaires. Pour citer notre couverture initiale en 2021 :
Alors que diable dans PAM3 ?
De Teledyne LeCroy sur YouTube
PAM3 est une technologie où la ligne de données peut transporter soit un -1, un 0 ou un +1. Ce que le système fait, c’est en fait combiner deux transmissions PAM3 en un signal de données de 3 bits, tel que 000 est un -1 suivi d’un -1. Cela devient complexe, alors voici un tableau :
| Encodage PAM3 | ||
| AnandTech | Transmettre 1 | Transmettre 2 |
| 000 | -1 | -1 |
| 001 | -1 | 0 |
| 010 | -1 | 1 |
| 011 | 0 | -1 |
| 100 | 0 | 1 |
| 101 | 1 | -1 |
| 110 | 1 | 0 |
| 111 | 1 | 1 |
| Inutilisé | 0 | 0 |
Lorsque nous comparons NRZ à PAM3 et PAM4, nous pouvons voir que le taux de transfert de données pour PAM3 est au milieu de NRZ et PAM4. La raison pour laquelle PAM3 est utilisé dans ce cas est d’atteindre cette bande passante plus élevée sans les limitations supplémentaires dont PAM4 a besoin pour être activé.
| NRZ contre PAM-3 contre PAM4 | |||
| AnandTech | Morceaux | Cycles | Bits par Cycle |
| NRZ | 1 | 1 | 1 |
| PAM-3 | 3 | 2 | 1.5 |
| PAM-4 | 2 | 1 | 2 |
Cela dit, il reste à voir quelle puissance un sous-système de mémoire 256 bits avec le taux de transfert de données de 36 Gbps promis par Samsung utilisera. La spécification GDDR7 elle-même n’a pas encore été ratifiée et le matériel lui-même est toujours en cours de construction (c’est là qu’interviennent des outils comme Cadence). Mais en gardant à l’esprit à quel point les applications gourmandes en bande passante pour l’IA, le HPC et les graphiques sont, cette bande passante sera toujours la bienvenue.
Optimisation de l’efficacité et de la consommation d’énergie
En plus d’un débit accru, GDDR7 devrait proposer un certain nombre de moyens d’optimiser l’efficacité de la mémoire et la consommation d’énergie. En particulier, GDDR7 prendra en charge quatre modes d’horloge de lecture (RCK) différents dans le but de ne l’activer qu’en cas de besoin :
- Toujours en cours d’exécution : toujours en cours d’exécution et s’arrête pendant les modes de veille ;
- Désactiver : Arrête de fonctionner ;
- Démarrer avec la commande RCK Start : l’hôte peut démarrer RCK en émettant la commande RCK Start avant de lire les données et arrêter à l’aide de la commande RCK Stop si nécessaire.
- Commencer par lire : RCK démarre automatiquement lorsque la DRAM reçoit une commande impliquant la lecture de données. Il peut être arrêté à l’aide de la commande RCK Stop.
De plus, les sous-systèmes de mémoire GDDR7 pourront émettre deux commandes indépendantes en parallèle. Par exemple, la banque X peut être actualisée en émettant une commande Actualiser par banque sur CA[2:0]tandis que la banque Y peut être lue en émettant une commande de lecture sur CA[4:3] en même temps. En outre, GDDR7 prendra en charge le mode d’apprentissage des données du registre à décalage à rétroaction linéaire (LFSR) pour déterminer les niveaux de tension et les délais appropriés afin d’assurer des transferts de données cohérents. Dans ce mode, l’hôte gardera une trace de chaque œil individuel (connexion), ce qui lui permettra d’appliquer des tensions appropriées pour mieux optimiser la consommation d’énergie.
Enfin, GDDR7 pourra basculer entre l’encodage PAM3 et l’encodage NRZ en fonction des besoins en bande passante. Dans les scénarios à bande passante élevée, PAM3 sera utilisé, tandis que dans les scénarios à faible bande passante, la mémoire et les contrôleurs de mémoire peuvent passer à une NRZ plus économe en énergie.
Cadence fournit la première solution de vérification GDDR7
Bien que JEDEC n’ait pas officiellement publié la spécification GDDR7, ce dernier vidage de données techniques intervient alors que Cadence a lancé sa solution de vérification pour les dispositifs de mémoire GDDR7. Leur solution prend entièrement en charge la simulation PAM3 par une représentation en nombre réel, elle prend en charge le bus binaire, la modélisation de la force et la modélisation en nombre réel.
L’IP de vérification prend également en charge divers modes d’injection d’erreurs dans plusieurs champs de transactions lors du transfert de données de la matrice et des formations d’interface. De plus, il est livré avec la solution de débogage de forme d’onde pour visualiser les transactions sur les visualiseurs de forme d’onde pour un débogage et une vérification plus rapides.
“Avec la première disponibilité sur le marché du Cadence GDDR7 VIP, les premiers utilisateurs peuvent commencer à travailler avec la dernière spécification immédiatement, garantissant la conformité à la norme et réalisant le chemin le plus rapide vers la clôture de la vérification IP et SoC”, indique une déclaration de Cadence.
Quand GDDR7 atterrira-t-il ?
Alors que GDDR7 promet des augmentations de performances majeures sans augmentations majeures de la consommation d’énergie, la plus grande question du public technique est peut-être quand le nouveau type de mémoire est configuré pour devenir disponible. En l’absence d’un engagement ferme de la part de JEDEC, il n’y a pas de délai précis pour s’attendre à ce que GDDR7 soit publié. Mais étant donné le travail impliqué et la sortie d’un système de vérification de Cadence, il ne serait pas déraisonnable de s’attendre à ce que GDDR7 entre en scène avec la prochaine génération de GPU d’AMD et de NVIDIA. En gardant à l’esprit que ces deux sociétés ont tendance à introduire de nouvelles architectures GPU dans une cadence d’environ deux ans, cela signifierait que nous commencerions à voir GDDR7 apparaître sur les appareils plus tard en 2024.
Bien sûr, étant donné qu’il y a tellement de sociétés d’IA et de HPC travaillant sur des produits gourmands en bande passante ces jours-ci, il est possible qu’une ou deux d’entre elles publient plus tôt des solutions reposant sur la mémoire GDDR7. Mais l’adoption massive de GDDR7 coïncidera presque certainement avec la montée en puissance des cartes graphiques de nouvelle génération d’AMD et de NVIDIA.
